用于創(chuàng)建更小特征的尖端光刻越來越多地通過成熟工藝節(jié)點(diǎn)的光刻改進(jìn)得到補(bǔ)充，隨著 SoC 和復(fù)雜芯片被分解并集成到高級(jí)封裝中，這兩者都是必需的。
在 7nm 時(shí)代之前，領(lǐng)先芯片制造商的主要目標(biāo)是使用相同的工藝技術(shù)將所有東西封裝到單個(gè)片上系統(tǒng) (SoC) 中。從那時(shí)起，這些芯片越來越多地被分成單獨(dú)的芯片、小芯片或模塊，從而使芯片制造商能夠添加許多以前由于 EUV 光罩面積有限（858 平方毫米）而被擱置的新功能。這種分解還允許芯片制造商在最有意義的任何工藝技術(shù)中保留射頻和功率等模擬功能，而無需花費(fèi)大量費(fèi)用和麻煩來創(chuàng)建具有模擬組件的主要數(shù)字功能（通常稱為大 D/小 A）。
【資料圖】
Intel Foundry Services、Samsung Foundry 和 TSMC 繼續(xù)支持 ASML 開發(fā)更先進(jìn)的光刻設(shè)備——據(jù)報(bào)道，每臺(tái)新的High NA EUV 光刻機(jī)的標(biāo)價(jià)為 3.4 億美元，hyper-NA EUV 也出現(xiàn)在一些未來的節(jié)點(diǎn)路線圖中。但更緊迫的問題是如何擴(kuò)展 193 納米浸入技術(shù)，據(jù) GlobalFoundries 稱，該技術(shù)估計(jì)占所有半導(dǎo)體的 80%。從電動(dòng)汽車和充電站到醫(yī)療設(shè)備，甚至服務(wù)器中不太重要的功能，一切都需要這些芯片。
“你將優(yōu)化你擁有的任何光刻技術(shù)，”HJL Lithography 的首席光刻師 Harry Levinson 說。
現(xiàn)在有兩件事在起作用，它們是相關(guān)的。一種是逆光刻（inverse lithography）技術(shù)，它允許您最大化工藝窗口，因此您可以從任何給定光學(xué)系統(tǒng)中的任何給定波長(zhǎng)中擠出更多一點(diǎn)。這在過去一直受到計(jì)算速度的阻礙，應(yīng)用于完整芯片的速度太慢，即使對(duì)于電路的小部分也幾乎不切實(shí)際。但它正在加速，人們已經(jīng)將它應(yīng)用到他們布局中越來越大的部分。我們準(zhǔn)備能夠?qū)⑵鋺?yīng)用于全芯片。至少有一家公司(美光)提交了一篇論文，說他們正在這樣做。
與此相關(guān)的是打印曲線特征而不是直線特征的能力?！芭c直線近似相比，具有曲線特征的工藝窗口更好，”Levinson 說?！坝泻芏嗾系K，人們正在努力解決這些問題。但使用曲線特征是最近的 Photomask Japan [2023] 會(huì)議的最大主題之一，而且它肯定是 2 月份 [SPIE] 高級(jí)光刻和圖案化的主題?！?/p>
雖然使用High NA EUV 將一些數(shù)字邏輯縮小到1nm以下范圍的需求將持續(xù)存在，但 193nm 深紫外 (DUV) 范圍的增長(zhǎng)同時(shí)出現(xiàn)爆炸式增長(zhǎng)，這是許多小芯片和模擬功能所在的位置正在開發(fā)中。
衡量 193nm 活動(dòng)的一個(gè)很好的指標(biāo)是 200mm 晶圓產(chǎn)能。SEMI 市場(chǎng)情報(bào)團(tuán)隊(duì)高級(jí)總監(jiān) Clark Tseng 估計(jì)，全球產(chǎn)能將從 2023 年的每月 690 萬片晶圓增長(zhǎng)到 2026 年的 750 萬片，增幅為 8.7%。他指出，至少就目前而言，200 毫米的傳統(tǒng)工藝在小芯片架構(gòu)中的作用有限。
今天使用的小芯片僅限于最大的芯片制造商，而且?guī)缀跛羞@些小芯片都是內(nèi)部開發(fā)的。但隨著小芯片的商業(yè)化，這種情況會(huì)隨著時(shí)間的推移而改變，因此對(duì) DUV 產(chǎn)能的需求可能會(huì)增長(zhǎng)。
Amkor Technology高級(jí)封裝開發(fā)和技術(shù)集成副總裁 Mike Kelly 表示：“對(duì)高層次的混合和匹配功能的需求異常強(qiáng)烈，這樣的話就不必為每個(gè)市場(chǎng)細(xì)分重新設(shè)計(jì)每個(gè)定制芯片?！薄八兊每尚星揖哂谐杀拘б?，您會(huì)看到系統(tǒng)架構(gòu)師真正開始利用它。隨著我們展示越來越多的東西已經(jīng)準(zhǔn)備好迎接黃金時(shí)段，這些架構(gòu)會(huì)說——好吧，太好了，我能做到。這是相對(duì)無風(fēng)險(xiǎn)的?，F(xiàn)在，這個(gè)怎么樣？"”
有許多方法可以設(shè)計(jì)片上系統(tǒng)，或由先進(jìn)封裝中的芯片或小芯片組成的系統(tǒng)。除非外形因素決定需要將所有東西塞進(jìn)盡可能小的區(qū)域，否則在許多情況下，在成熟節(jié)點(diǎn)開發(fā)的具有 DUV 并使用高速接口封裝的芯片或小芯片的集合可能就足夠了，而且成本要低得多。
GlobalFoundries 首席技術(shù)官 Gregg Bartlett 在去年的一次采訪中說：“我們的 22FDX 就是一個(gè)頓悟?！?“它就像一把瑞士軍刀?？梢宰龅匠托孤?。你可以做到超低功耗。你可以做毫米波。你可以在上面施加高壓，因?yàn)槟憧梢耘繕?gòu)建帶有 SOI 器件的器件，當(dāng)然你可以加快客戶想要的任何產(chǎn)品的上市時(shí)間?！?/p>
選擇的數(shù)量正在增加，從不同的材料和架構(gòu)，到使用現(xiàn)有技術(shù)的不同方式。鑒于業(yè)界對(duì)雙重圖案化的熟悉程度，其中大部分是由于將 EUV 推向市場(chǎng)的反復(fù)延遲造成的，193nm 光刻技術(shù)被廣泛證明可以低至 14nm。
“雖然 EUV 晶圓廠的所有頂尖人才都在 EUV 上工作，但大多數(shù)晶圓廠通常沒有——也不打算擁有——EUV，”D2S 首席執(zhí)行官 Aki Fujimura說?！耙虼?，該行業(yè)有很多頂尖人才有時(shí)間研究非 EUV 前沿技術(shù)并繼續(xù)縮小規(guī)模，特別是通過使用光掩模與光罩增強(qiáng)技術(shù) (RET) 的組合，包括曲線特征?！?/p>
三大頂級(jí)晶圓代工廠繼續(xù)使用 DUV 和 EUV，但其他所有人都有機(jī)會(huì)利用 193nm 工藝的現(xiàn)有投資。然而，在 193nm 的前沿，晶圓廠在實(shí)現(xiàn)亞納米對(duì)準(zhǔn)精度、最大化設(shè)備利用率和提高整體良率方面面臨許多挑戰(zhàn)。
西門子 EDA產(chǎn)品開發(fā)高級(jí)總監(jiān) John Sturtevant 說：“在遠(yuǎn)離前沿的半導(dǎo)體領(lǐng)域可以賺很多錢，而我們往往在某種程度上忽視了這一點(diǎn)?！?“極少數(shù)公司專注于 EUV，最終是High NA EUV，但有許多公司已經(jīng)在 193nm 上進(jìn)行了投資，并且可能在幾年后對(duì)浸入式進(jìn)行投資。這些公司有很多能力，問題是如何讓他們以最高的收益盡可能地推動(dòng)這些決議。
瑞利分辨率標(biāo)準(zhǔn)
從本質(zhì)上講，任何光刻工藝的分辨率都受瑞利分辨率標(biāo)準(zhǔn)的約束。此限制由波長(zhǎng)、數(shù)值孔徑和稱為 k1 的系數(shù)決定。由于波長(zhǎng)和數(shù)值孔徑目前處于極限，k1 是應(yīng)用許多創(chuàng)新解決方案以提高分辨率、減小間距和實(shí)現(xiàn)低至 20 納米的節(jié)點(diǎn)的領(lǐng)域。這些更小的臨界尺寸可以通過使用更小的光波長(zhǎng)和更大的透鏡數(shù)值孔徑 (NA) 的組合來實(shí)現(xiàn)，同時(shí)將 k 1推到盡可能接近光刻的 0.25 物理極限。
CD = k1 λ/NA
在瑞利方程中，CD 是可能的最小特征尺寸，λ 是光的波長(zhǎng)，NA 是所用掃描儀上鏡頭的數(shù)值孔徑。NA定義了有多少光通過，k 1是由多種可能的過程組成的系數(shù)。
浸沒式光刻
浸沒式光刻是一種在投影鏡頭和晶圓之間使用液體介質(zhì)（通常是水）來增加數(shù)值孔徑 (NA) 的技術(shù)，從而提高光刻工藝的分辨率。液體介質(zhì)還增加了聚焦深度，有助于減少晶圓表面形貌變化的影響，從而實(shí)現(xiàn)更大的工藝范圍和更高的產(chǎn)量。浸沒式光刻在半導(dǎo)體行業(yè)的首次實(shí)際應(yīng)用發(fā)生在 2006 年左右，作為一種解決方案，在 EUV 的推出多次延遲之后，將光學(xué)光刻的極限推向了干式光刻所能達(dá)到的極限。
液體浸沒在流體處理和污染控制方面帶來了新的挑戰(zhàn)。開發(fā)了專門的浸沒系統(tǒng)來處理、分配和有效回收浸沒流體。保持浸沒液的清潔對(duì)于避免光刻過程中的缺陷和良率問題至關(guān)重要。
由于浸液的存在，浸沒光刻還對(duì)掩模設(shè)計(jì)施加了額外的限制。浸液和掩模之間的相互作用會(huì)導(dǎo)致透鏡效應(yīng)并改變圖像質(zhì)量。設(shè)計(jì)能夠承受流體相互作用并確保精確圖案化的掩模一直是一項(xiàng)重大挑戰(zhàn)。
多重圖案化
多重圖案化是一種涉及將復(fù)雜圖案分解為多個(gè)更簡(jiǎn)單圖案的技術(shù)，然后將這些圖案單獨(dú)曝光在晶圓上并組合以形成所需圖案。該技術(shù)最初是在 20 世紀(jì) 90 年代初期作為互補(bǔ)相移掩模技術(shù)進(jìn)行探索的，但其在制造中的實(shí)用性被認(rèn)為是有問題的。然而，由于 EUV 技術(shù)的延遲不斷推動(dòng)該工藝進(jìn)一步發(fā)展，該行業(yè)最終被迫在 2000 年代中期采用多重圖案化技術(shù)，以實(shí)現(xiàn)摩爾定律的延續(xù)并促進(jìn)向高級(jí)工藝節(jié)點(diǎn)的過渡。
“由于無法繞過波長(zhǎng)限制或數(shù)值孔徑，我們看到越來越多的公司在雙重圖案化方面進(jìn)行投資，以達(dá)到從 45 納米到 28 納米再到 22 納米的更低節(jié)點(diǎn)，”Sturtevant 說?！半p重圖案化，以及多重圖案化，是降低瑞利標(biāo)準(zhǔn)的 k1 因子的終極騙局，因?yàn)橐坏┠氵M(jìn)行雙重圖案化，你就會(huì)將它減半。”
在過去的十年中，已經(jīng)進(jìn)行了大量工作來開發(fā)有效算法將輸入設(shè)計(jì)分解為兩個(gè)、三個(gè)甚至四個(gè)掩膜。存儲(chǔ)器制造商特別青睞自對(duì)準(zhǔn)雙重圖案化或自對(duì)準(zhǔn)四重圖案化，利用工藝的獨(dú)創(chuàng)性，包括沉積和蝕刻技術(shù)。
“當(dāng)前浸入式 193 掃描儀的最小分辨率為 1.35NA，為 80nm，雙圖案化可降至 40nm 間距（20nm lines x 20nm spaces），”imec 高級(jí)圖案化總監(jiān) Phillipe Leray 說。“通過四分之一的間距劃分，可以得到 20 到 21 納米的間距基本規(guī)則。關(guān)鍵尺寸均勻性的控制受到核心結(jié)構(gòu)的間距“walking”現(xiàn)象的限制，塊和通孔層的邊緣放置誤差是關(guān)鍵限制，但業(yè)界已經(jīng)積累了豐富的經(jīng)驗(yàn)。今天達(dá)到的控制水平是成熟的，非常具有競(jìng)爭(zhēng)力?！?/p>
自對(duì)準(zhǔn)雙重圖案化 (SADP)、自對(duì)準(zhǔn)四重圖案化 (SAQP) 和自對(duì)準(zhǔn)光刻蝕刻 (SALELE) 等技術(shù)都是多重圖案化解決方案。這些工藝依賴于間隔物沉積技術(shù)，主要是原子層沉積 (ALD)，它可以控制最終的臨界尺寸 (CD)。
重新思考掩膜
曲線掩膜為改進(jìn)亞分辨率輔助特征 (SRAF) 和擴(kuò)大工藝窗口提供了一個(gè)有趣的機(jī)會(huì)。盡管 SRAF 技術(shù)自 I 線光刻時(shí)代就開始使用，但焦深的進(jìn)步突出了從直線（曼哈頓）SRAF 轉(zhuǎn)向曲線 SRAF 的好處。
“只要可以在合理的時(shí)間/成本內(nèi)準(zhǔn)確地寫入掩模，彎曲掩模就能提供出色的晶圓效果，”Fujimura 說?！敖o定抗蝕劑和寫入方法，多光束可以在恒定時(shí)間內(nèi)寫入任何形狀?？勺冃螤罟馐?(VSB) 寫入時(shí)間是射擊次數(shù)的函數(shù)，但掩模-晶圓協(xié)同優(yōu)化 (MWCO) 結(jié)合了重疊的 VSB 射擊，并通過基于掩模-晶圓雙精度評(píng)估射擊位置，以更少的射擊次數(shù)產(chǎn)生卓越的晶圓質(zhì)量模擬。我們最近的結(jié)果顯示，與具有遠(yuǎn)超晶圓工藝窗口的傳統(tǒng)（非彎曲）光學(xué)鄰近校正 (OPC) 相比，射數(shù)更高?！?/p>
向曲線 SRAF 的過渡可使工藝窗口增強(qiáng)約 20%。雖然它不是 193 納米及以上技術(shù)的必需品，但已證明它對(duì)較小的節(jié)點(diǎn)很有價(jià)值。多光束掩模寫入器的可用性促進(jìn)了曲線掩模的采用，打破了掩模成本與拍攝次數(shù)掛鉤的長(zhǎng)期模式。雖然曲線掩模會(huì)增加成本，但與 EUV 光刻的投資相比，它們相對(duì)較小。
“在 EUV 開始進(jìn)入大批量制造 (HVM) 的同時(shí)，該行業(yè)開始采用多光束掩模寫入器，”Fujimura 說?！艾F(xiàn)在幾乎所有的 EUV 掩模都是用多光束掩模寫入器寫入的，但上一代可變形狀光束掩模寫入器仍然主導(dǎo)著今天掩模商店提供的掩模寫入器。”
圖1：由 eBeam Initiative 進(jìn)行的 2022 年度杰出人物調(diào)查確定了制造曲線掩膜的挑戰(zhàn)。掩模車間軟件基礎(chǔ)設(shè)施是最受關(guān)注的問題
但這并不總是像聽起來那么簡(jiǎn)單。EDA 工具在自動(dòng)化直線形狀方面非常出色，但在涉及曲線時(shí)卻遠(yuǎn)不如此?！叭绻麄冋娴拈_始在設(shè)計(jì)中加入曲線特征，那就太好了，”HJL 的Levinson說?！澳鞘窍乱徊?。那里有一大堆東西，比如你如何進(jìn)行布局布線？一旦你這樣做了，你就必須處理寄生提取?！?/p>
用于過程控制的 OLE
從擴(kuò)展 193nm 技術(shù)的技術(shù)中獲得更高良率的一個(gè)關(guān)鍵因素是用于過程控制 (OPC) 的 OLE。半導(dǎo)體工廠使用來自不同制造商的許多設(shè)備，每個(gè)設(shè)備都有自己的通信協(xié)議。OPC 充當(dāng)一個(gè)框架，可以在制造過程中涉及的各種軟件應(yīng)用程序、設(shè)備和控制系統(tǒng)之間實(shí)現(xiàn)無縫通信和集成。
OPC 為集成和優(yōu)化設(shè)備性能提供了一個(gè)標(biāo)準(zhǔn)化接口。通過在設(shè)備上實(shí)施 OPC 服務(wù)器和在控制系統(tǒng)中實(shí)施 OPC 客戶端，制造商可以收集實(shí)時(shí)設(shè)備數(shù)據(jù)、執(zhí)行設(shè)備健康監(jiān)測(cè)并實(shí)施預(yù)測(cè)性維護(hù)策略。這種集成和優(yōu)化有助于通過最大限度地減少設(shè)備停機(jī)時(shí)間、減少可變性和確保有效的過程控制來提高產(chǎn)量。
OPC 支持實(shí)時(shí)過程監(jiān)控，使制造商能夠在整個(gè)制造過程中密切監(jiān)控關(guān)鍵參數(shù)和變量。在 193nm 技術(shù)的先進(jìn)節(jié)點(diǎn)中，精確控制必不可少，OPC 有助于收集和分析來自多個(gè)來源的數(shù)據(jù)，例如傳感器、執(zhí)行器和計(jì)量設(shè)備。這種實(shí)時(shí)監(jiān)控有助于識(shí)別過程偏差并采取快速糾正措施，最終提高產(chǎn)量并減少制造缺陷。
隨著行業(yè)在推動(dòng) 193nm 光刻技術(shù)的前沿發(fā)展，OPC 已成為一種標(biāo)準(zhǔn)做法。處于技術(shù)前沿的公司已經(jīng)采用 OPC 來克服與更小節(jié)點(diǎn)和 193 納米光刻相關(guān)的挑戰(zhàn)。
OPC 和曲線掩模的結(jié)合是一種強(qiáng)大的方法，可通過將邊緣放置誤差降至亞納米級(jí)公差來提高產(chǎn)量和精度。OPC 仿真的準(zhǔn)確性與在線驗(yàn)證的需求相輔相成，這也推動(dòng)了先進(jìn)計(jì)量技術(shù)的采用。
機(jī)器學(xué)習(xí)
半導(dǎo)體制造商正在利用機(jī)器學(xué)習(xí) (ML) 和深度學(xué)習(xí) (DL) 這兩個(gè)人工智能 (AI) 子集的力量來應(yīng)對(duì)復(fù)雜的挑戰(zhàn)并在其 193nm 工藝中釋放新機(jī)遇。ML 算法分析光刻過程中生成的大量數(shù)據(jù)，從而能夠更快、更準(zhǔn)確地識(shí)別關(guān)鍵特征和潛在問題。
“AI 列車永不停歇，”Sturtevant 說?！暗蔷A廠仍然不愿意將這些價(jià)值數(shù)百萬美元的掩模組投入到 AI 中，因?yàn)槿绻谀承┰O(shè)計(jì)中的某個(gè)層面或電路中的某個(gè)地方，它做了一些奇怪的事情怎么辦？因此，結(jié)論仍然存在，但機(jī)器學(xué)習(xí)技術(shù)有很大的機(jī)會(huì)尋找圖案化熱點(diǎn)。如果你能通過分析提高效率來做到這一點(diǎn)，這對(duì)晶圓廠來說是一個(gè)數(shù)百萬美元的節(jié)省提議，否則晶圓廠必須使用很多東西，比如明場(chǎng)檢測(cè)計(jì)量來在這個(gè)過程中找到這些東西?！?/p>
在大量數(shù)據(jù)集上訓(xùn)練的模式識(shí)別算法可以快速識(shí)別模式并優(yōu)化曝光參數(shù)，從而實(shí)現(xiàn)更高的分辨率和更好的臨界尺寸 (CD) 控制。使用 ML 算法的熱點(diǎn)檢測(cè)有助于識(shí)別容易出現(xiàn)光刻工藝故障的區(qū)域，從而采取主動(dòng)措施來緩解這些問題。此外，ML 支持的缺陷檢測(cè)系統(tǒng)提供實(shí)時(shí)分析，減少誤報(bào)并提高整體良率。
“支持 ILT/OPC 是深度學(xué)習(xí)用于幫助半導(dǎo)體制造的最突出方式之一，但自動(dòng)缺陷分類 (ADC)、機(jī)器維護(hù)預(yù)測(cè)或故障識(shí)別等其他領(lǐng)域也適合深度學(xué)習(xí)貢獻(xiàn)，”Fujimura 說.
通過分析過程輸入和輸出之間的復(fù)雜交互，ML 模型可以確定最佳過程條件，從而最大限度地提高產(chǎn)量并最大限度地減少缺陷。這種優(yōu)化可以提高流程效率和產(chǎn)品質(zhì)量，尤其是在該行業(yè)探索小芯片和 3D 封裝等新途徑時(shí)。
除了模式識(shí)別和缺陷檢測(cè)之外，ML 在各種光刻應(yīng)用的數(shù)據(jù)處理中也起著至關(guān)重要的作用。例如，ML 可用于缺陷分類、電子束圖像去噪和電氣性能預(yù)測(cè)。
其他選擇
光刻并不是制造芯片的唯一方法。大多數(shù)光刻用于將線條蝕刻到硅或其他一些材料中。一些結(jié)構(gòu)也可以使用定向自組裝均勻生長(zhǎng)，盡管目前它更多地用于固定圖案而不是將它們打印在掩模或芯片上。
“有幾種不同的方法可以使用 DSA，”Lam Research 計(jì)算產(chǎn)品副總裁 David Fried 說。“有圖案修復(fù)應(yīng)用程序，您仍然可以完成完整的圖案模塊，但隨后您可以使用 DSA 來修復(fù)一些圖案不均勻性，例如缺失孔缺陷或線邊緣粗糙度平滑。我已經(jīng)在這些類型的流程中看到了 DSA 的精彩演示，我們將很快看到以這種方式使用 DSA。DSA 不會(huì)取代沉積和圖案化流程，它只是增強(qiáng)了它們。模式乘法是 DSA 的一個(gè)有趣方面，您可以在其中對(duì)單行進(jìn)行模式化，然后讓 DSA 過程生成該行的倍頻版本。不過，這很棘手。該行業(yè)在間隔物輔助多重圖案化方面做得如此出色，以至于 DSA 將面臨一段充滿挑戰(zhàn)的時(shí)間來取代間隔物輔助倍頻。此外，DSA 的實(shí)際模式增長(zhǎng)可能還有很長(zhǎng)的路要走。這是 DSA 的三個(gè)不同的潛在插入點(diǎn)。第一個(gè)可能會(huì)很快發(fā)生。第二個(gè)將陷入困境，因?yàn)樵撔袠I(yè)在間隔物輔助多重圖案化方面已經(jīng)非常擅長(zhǎng)。我不確定第三個(gè)用例是否或何時(shí)會(huì)發(fā)生。”
展望未來
將 193nm 工藝擴(kuò)展到更小的節(jié)點(diǎn)將繼續(xù)在半導(dǎo)體制造中發(fā)揮重要作用。盡管存在挑戰(zhàn)和局限性，但該行業(yè)在開發(fā)多重圖案等技術(shù)以實(shí)現(xiàn)間距縮放方面取得了重大進(jìn)展。間隔物沉積技術(shù)和光刻工藝的不斷進(jìn)步將進(jìn)一步完善 CDU 和邊緣布局的控制，從而實(shí)現(xiàn)更小的間距基本規(guī)則。
此外，小芯片和 3D 工藝/封裝的集成帶來了新的機(jī)遇和復(fù)雜性。芯片設(shè)計(jì)師、光刻專家和封裝工程師之間的協(xié)作對(duì)于確保高效集成同時(shí)保持高可靠性和性能至關(guān)重要。
利用 ML 算法進(jìn)行數(shù)據(jù)處理和優(yōu)化將提高光刻工藝的整體效率和有效性。隨著半導(dǎo)體行業(yè)的發(fā)展，它將見證由機(jī)器學(xué)習(xí)、先進(jìn)光刻技術(shù)和利潤(rùn)率優(yōu)化策略驅(qū)動(dòng)的變革。設(shè)計(jì)的日益復(fù)雜、新材料的采用以及對(duì)更高性能設(shè)備的需求都需要采用它。
“如果你看看未來 8 到 10 年的路線圖，我們最終會(huì)看到經(jīng)典摩爾定律縮放的終結(jié)，因?yàn)槭聦?shí)是，沒有人在 13.5 納米以下的波長(zhǎng)上工作，也沒有人真正在研究數(shù)值孔徑高于 0.55，”Sturtevant 說?！霸诖蠹s 1.2 納米或 12 埃節(jié)點(diǎn)之后，我們不會(huì)有更小的間距。那么，接下來的問題是，我們將如何獲得創(chuàng)新？我認(rèn)為多重圖案化、曲線掩模、機(jī)器學(xué)習(xí)和 3D 集成是人們指出的主要目標(biāo)，以實(shí)現(xiàn)更具成本效益的制造，從而使每個(gè)包裝具有更多功能。這將使大多數(shù)制造商不必投資于下一代光刻設(shè)備。通過采用這些方法，
將 193nm 工藝擴(kuò)展到更小的節(jié)點(diǎn)為半導(dǎo)體行業(yè)帶來了挑戰(zhàn)和機(jī)遇。盡管在控制 CDU 和邊緣放置方面存在困難，但多重圖案化和間隔物沉積技術(shù)已顯示出實(shí)現(xiàn)間距縮放的希望。機(jī)器學(xué)習(xí)技術(shù)促進(jìn)了光刻應(yīng)用的數(shù)據(jù)處理，優(yōu)化了決策制定和工藝參數(shù)。
盡管如此，要在更小的節(jié)點(diǎn)和創(chuàng)新的芯片架構(gòu)上取得成功，仍需要芯片設(shè)計(jì)、光刻、封裝和 AI/ML 方面的專家之間加強(qiáng)合作，以確保 193 納米光刻技術(shù)與新興趨勢(shì)保持兼容。
標(biāo)簽：
